

清华大学研究生考试试题纸

考试课程 数字大规模集成电路（期中）

2017 年 11 月 24 日

（时间 60 分钟）

一、选择题【共 20 分，每题 4 分】

1) 下列做法有利于增强芯片可靠性的有：_____（多选题）

- A. 减小电源噪声 B. 提高逻辑门的噪声容限 C. 增加栅氧化层厚度 D. 降低电源电压
E. 采用特征尺寸更小的先进工艺

2) 纳米工艺条件下，对于一个 $V_g=V_{DD}$, $V_d=0$, $V_s=V_{DD}$, 衬底接 V_{DD} 的 PMOS 管，其存在的静态漏电流有_____（忽略有源区横向扩散部分的栅氧隧穿电流）。（多选题）

- A. 亚阈值漏电流 B. 栅氧隧穿漏电流 C. 漏端 PN 结 BTBT 漏电 D. GIDL 漏电

3) 下列参数中会影响器件的阈值电压的是：_____（多选题）

- A. 沟道长度 B. 沟道宽度 C. V_{GS} D. V_{DS} E. V_{BS}

4) 下面哪个电源电压范围最可能获得最高的能量效率（即 EDP 最小）？

- A. $3V_T > V_{DD} > 2V_T$ B. $V_{DD} < V_T$ C. $V_T < V_{DD} < 2V_T$ D. $V_{DD} > 3V_T$


5) 下列关于亚阈值逻辑（电源电压低于 MOSFET 阈值电压的逻辑电路）的表述中正确的是_____（多选题）

- A. 因为过驱动电压小，所以延时扰动非常严重。
B. 因为逻辑门翻转速度很慢，所以逻辑门短路电流功耗占总功耗的比重较高。
C. 由于电源电压降低，噪声容限也变得很小，因此信号完整性变差。
D. 它在高温下驱动电流更大，所以随着温度升高，电路延时变短。

二、填空题【共 20 分，每空 5 分】：

1) 如右图所示 3 输入 NAND 门，考虑输入 ABC 分别等于

000, 001, 100, 110, 111 这五种输入图形时所对应的静态功耗（只考虑亚阈值漏电流）由大到小依次是：_____ (1)




2) 7nm 工艺是一种 FinFET 工艺，已知该工艺下鳍片高度等于 50nm，鳍片宽度等于 7nm，则一个鳍的 MOS 管的沟道宽度等于_____ (2) nm。

如果对称反相器采用 $W_p: W_n=1:1$ 的比例，那么一个最小尺寸的对称

2 输入与非门（短路栅模式）的 NMOS 管应该有_____ (3) 个鳍，PMOS 管应该有_____ (4) 个鳍。

（接背面）



题图三

三、【共 35 分】给定上方逻辑路径 (G1-G2-G3)，

(1) 计算电路中各个逻辑门的逻辑努力和归一化本征延时 【12 分】

(2) 在不改变电路级数的情况下优化逻辑路径延时，给出最短延时对应的 G1,G2,G3 的尺寸系数 (可以用分数表示) 【12 分】；

(3) 计算对应的最短归一化路径延时；【6 分】

(4) 如果允许延时增大，以降低功耗，那么应该优先减少路径上哪个门的尺寸系数？【5 分】

四、【共 25 分】若题图三中电路所采用的工艺和电源电压下的饱和电流方程为 $I = \frac{K_s W}{L} (V_{DD} - V_T)$ ， K_s 为工艺相关的常数，整个电路的电源电压 V_{DD} 存在 10% 的系统扰动 (所有逻辑门的电源电压变化一致)，在额定 $V_{DD}=1.2V$, $V_T=0.3V$ 的情况下，路径 G1-G2-G3 的延时 (优化后) 由于电源电压扰动引起的相对分散度是多少？